BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-318590

(43)Date of publication of application: 15.11.1994

(51)Int.CI.

H01L 21/3205 H01L 21/304 // H01L 21/203

(21)Application number : **05-107805**

(71)Applicant: NEC CORP

(22)Date of filing:

10.05.1993


(72)Inventor: HIRAKI MITSUMASA

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent excessive grinding and discontinuity when the surface of a metal film buried in a wide trench is polished by a chemical and mechanical polishing method, and a buried wiring is formed.

CONSTITUTION: When a trench 5 for forming a wiring or an aperture part 4 for forming a bonding pad are formed by patterning a BPSG film, pillar type insulating films 6 which are left and arranged inside the trench 5 and the aperture part 4 by patterning are formed. Thereby excessive grinding of an AlSiCu film 7 buried in the trench 5 and an aperture part 4 by a chemical and mechanical polishing is prevented.



LEGAL STATUS

[Date of request for examination]

10.05.1993

[Date of sending the examiner's decision of

02.09.1997

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

2972484

[Date of registration]

27.08.1999

[Number of appeal against examiner's decision of 09-16700

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

27.08.2003

02.10.1997

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出類公開香号

特開平6-318590

(43)公開日 平成6年(1994)11月15日


(51)Int.CL ⁵ H 0 I L 21/320	淺別記号	F I 技術表示箇所
21/304	3 2 1 \$ 8832-4M	
# HOIL 21/203	S 8122-4M 7514-4M	H 0 1 L 21/88 K
		客査請求 有 請求項の数2 OL (全 3 頁)
(21)出期登号	特 與平5-107805	(71)出題人 000004237 日本電気株式会社
(22)出駐日	平成5年(1993)5月10日	東京都港区芝五丁目?番1号
(22) [139]	1360-472000	(72)発明者 平木 光政 東京都港区芝五丁目 7 番 1 号日本電気株式 会社内
		(74)代理人 弁理士 京本 直樹 (外2名)
		·

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】幅の広い港に充填した金層膜の表面を化学機械 研磨法で研磨し埋込配線を形成する際の過剰研削を防ぎ 断線を防止する。

【構成】BPSG膜をパターニングして配線形成用の海 5やボンディングパッド形成用の関口部4を形成する際 にその内側にパターニングにより残して配列した柱状絶 緑膜6を設けることにより溝5や関口部4に充填したA 1SiCu膜7の化学機械研磨による過剰研削を防止す る。



特闘平6-318590

(2)

【特許請求の範囲】

【語求項1】 半導体基板上に設けた第1の組練機の上に第2の絶縁機を形成する工程と、前記第2の絶縁膜を 選択的にエッチングして内部に柱状又はスリット状にパの ターニングされた前記第2の絶縁膜を配列して残した格子状の配線形成用溝を形成する工程と、前記溝を含む表面に金属膜を堆積して前記溝内を充填する工程と、前記 金属膜および第2の絶縁機の上面を化学機械研磨法により研磨して前記溝内に前記金属膜を埋込んで上面を平坦化し埋込配線を形成する工程とを含むことを特徴とする 10 た。 半準体装置の製造方法。

1

【請求項2】 金属膜を高温スパッタ法又はスパッタリフロー法により推論する請求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特に退め込み配線を有する半導体装置の製造方法 に関する。

[0002]

【従来の技術】半導体装置の製造方法の一つとして化学 機械研磨法による衰面平坦化技術がセミコンダクター・ テクノロジィ・シンポジウム・プロシーディング(Se miconductor Technology Sy mposium Proceeding)1991年、 第296頁又はプロシーディング・ブイ・エル・エス・ アイ・マルチレベル・インターコネクト・カンファレン ス(Proceeding VLSI Multile vel Interconnect Conferen ce)1991年、第57頁に記載されている。

[0003]図4(a)~(d)は従来の半導体鉄圏の 製造方法を説明するための工程順に示した半導体チップ の平面図およびB-B'線断面図である。

[0004]まず、図4(a), (b)に示すように、 半導体基板1の上に形成した絶縁膜2の上にBPSG (Boro-Phospho-Silicate G! ass)膜3を0.7μmの厚さに成膜してパターニン グし、ボンディングパッド形成用の開口部4および配線 形成用の薄5を形成する。

【0005】次に、図4(c)に示すように、開口部4 および達5を含む表面に高温スパッタ法によりSiおよびCuを含むA1膜(以下AIS:Cu膜と記す)7を 1μmの厚さに堆積して開口部4および達5内に充填する

【0006】次に、図4(d)に示すように、A1SiCu購7およびBPSG購3の上部を化学機械研磨法でBPSG購3の厚さが0.5μm程度の厚さになるまで研磨した後、全面にプラズマCVD法により選化シリコン購8を1.5μmの厚さに堆積してパターニングし、ボンディングパッド部9および短込配線10を形成す

る。 【0007】

【発明が解決しようとする課題】この従来の半導体装置の製造方法では、幅の広い配線やボンディングパッド部のように広い面積の関口部に充填された金属膜が化学機械研磨による溝や関口部の中央部で過剰に研削されて薄くなったり、あるいは消失したりして配線の断線やボンディングパッドとボンディング線との接合が不完全になったり、最悪の場合には接合できないという問題があった。

[0008]

【課題を解決するための手段】本発明の半導体装置の製造方法は、半導体基板上に設けた第1の総縁膜の上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜を選択的にエッチングして内部に柱状又はスリット状にバターニングされた前記第2の絶縁膜を配列して残した格子状の配線形成用溝を形成する工程と、前記溝を含む表面に金属膜を堆積して前記溝内を充填する工程と、前記金属膜および第2の絶縁膜の上面を化学機械研磨法により研20 磨して前記溝内に前記金属膜を埋込んで上面を平坦化し埋込配線を形成する工程とを含んで構成される。

[00009]

[実統例]次に、本発明について図面を参照して説明する。

[0010]図1(a)~(d)および図2(a),

(b)は本発明の第1の実施例を説明するための工程順 に示した半導体チップの平面図およびA-A'線断面図 である。

[0011]まず、図1(a),(b)に示すように、 30 半導体基板1の上に形成した絶縁膜2の上にBPSG膜 3を0.7μmの厚さに形成してパターニングし、内部 に往状(又はスリット状)絶縁膜6を配列して残したボ ンディングパッド形成用の開口部4および配線形成用の 達5のそれぞれを形成する。

【0012】次に、図1(c)に示すように、開口部4 および達5を含む表面に高温スパッタ法又はスパッタリフロー法によりAISICu膜7を維養して関口部4および港5内に充填する。

【0013】次に、図1(d)に示すように、化学機械 研磨法を用いてAISICu膜7およびBPSG膜3の 上面を研磨し、BPSG膜3の厚さが0.5μm程度に なるように研磨して関口部4および消5内にAISIC μ膜7を担込み表面を平坦化する。

【0.0.1.4】次に、図2 (a) に示すように、全面にプラズマCVD法により保護機として窒化シリコン機8を1.5 μmの厚さに堆積する。

【0015】次に、図2(b)に示すように、窒化シリコン膜8を選択的にエッチングしてボンディングバッド部9および埋込配線10を形成する。

) 【0016】とのように、開口面積の広いバッド形成用

3/8/2005

特闘平6-318590

(3)

関口部や配線形成用海内に予め柱状(又はスリット状) 絶繰勝を設けて開口部を細分化することにより化学機械 研磨による過剰な研削を防止することができる。

3

[① ① 17] 図3は本発明の第2の実施例を説明するための半導体チップの新面図である。

【①①18】図3に示すように、窒化シリコン験8を関口してボンディングパッド部9を形成した後、更に、パッファードフッ酸を用いBPSG膜3の衰面を①.①5μm程度エッテングしてA1S:Cu購7の上端を突出させることにより、ボンディングパッド部とボンディング線との接合面積を増大させることができ、ボンディング線の接合強度を向上させる。

[0019]

【発明の効果】以上説明したように本発明は、少くとも 幅の広い過込配線形成用に形成した潜内に柱状の絶縁膜 を配列して設け溝のパターンを細分化することにより、 溝内に充填した配線用金属膜の上面を化学機械研磨して 平坦化する際の過剰な研削を抑えて配線の断線やボンディングパッドとボンディング線との接合不良を防止し、 信頼性を向上させるという効果を有する。

【図面の簡単な説明】


*【図1】本発明の第1の実施例を説明するための工程順 に示した半導体チップの平面図およびA-A、線断面 図


【図3】従来の半導体装置の製造方法を説明するための 工程順に示した半導体チップの平面図およびB-B' 線 断面図。


10 【符号の説明】


- 1 半導体基板
- 2 絶縁膜
- 3 BPSG赎
- 4. 関口部
- 5 被
- 6 柱状絕緣漿
- 7 A!SiCu膜
- 8 窒化シリコン膜
- 9 ボンディングバッド部
- 26 1() 短込配線

[図1]











[図2]





【図3】

